News Prozessor

AMD will Ryzen und DRAM übereinander stapeln

Auf der High-Performance-Computing-Conference HPC stellt AMD erstmals ein neues Design vor, das DRAM und SRAM über dem eigentlichen Prozessor übereinander stapelt. Dies wiederum erhöht die Leistungsfähigkeit und reduziert den Platzbedarf bei sinkendem Verbrauch. Jedoch steigen die Anforderungen an ein gutes Kühldesign. Ein Video zum gesamten Vortrag ist unten verlinkt.

Ein notwendiger Schritt

Das Mooresche Gesetz besagt, dass sich die Komplexität eines integrierten Schaltkreises bei minimalen Komponentenkosten regelmäßig verbessert. Dies soll alle 12 bis 24 Monate der Fall sein. Das bedeutet im Wesentlichen, dass sich die Rechenleistung in einer gewissen Zeit verdoppeln soll. Die Verdoppelung der Transistoranzahl einer CPU hat sich jedoch in den letzten Jahren deutlich verlangsamt. Auf der einen Seite steht ein deutliches Abflachen des zeitlichen Fortschritts bei der Prozessentwicklung, bei der immer größere Anstrengungen zu immer kleineren Erfolgen bei längeren Entwicklungszeiten und gleichzeitig immer größeren Kosten den Herstellern einen Strich durch die Rechnung machen.

Auf der anderen Seite stagniert die Taktfrequenz einer modernen CPU seit Jahren und es sind kaum Fortschritte in diesem Bereich zu erreichen. Dies wäre zunächst kein Problem für das Mooresche Gesetz, die Verlangsamung der Prozessentwicklung jedoch schon. Für Unternehmen wie AMD ist also eine gewisse Finesse notwendig, um die von Performancesteigerung verwöhnte Kundschaft weiter zu befriedigen und die gesteckten mooreschen Ziele zumindest im Performancebereich zu erreichen. Die Zeiten, in denen einfach mehr Transistoren und eine höhere Frequenz ausreichend waren, um die Performance zu erhöhen, sind vorbei.

Der Multi-Chip-Ansatz

AMD wie Intel verfolgen bei stagnierenden (und teilweise sinkenden) Taktraten die einzig sinnvolle Option: Mehr Chips bei gleichzeitig kleinen Verbesserungen der Taktraten. Das heißt nicht immer größere Chips zu produzieren, sondern viele kleine Chiplets geschickt miteinander zu verbinden. Intel stellt mit seiner Foveros-3D-Technik bereits ein Design vor, bei dem DRAM und Prozessoren übereinander aufgestapelt werden. Dies hat einige Vorteile, aber auch einige Nachteile. Die Latenzen sinken, der Platzbedarf und der Verbrauch reduzieren sich (weniger Datenbewegung benötigt weniger Energie), aber das Problem der Abwärme verschärft sich. Es geht also darum, den richtigen Betriebsbereich für ein solches System zu finden und dann von den Vorteilen zu profitieren. Darin sehen offensichtlich AMD, wie Intel die Zukunft eines konventionellen Prozessors. Bereits bei der Fury X setzt AMD auf ein Package-On-Package-Design, bei dem die HBM-Stacks nicht auf der Platine, sondern auf dem Package integriert wurden. Es ist aber deutlich komplexer diese Komponenten direkt zu stapeln. Die entsprechende Technologie muss zunächst geschaffen werden. Die gesamte Präsentation dauert rund 33 Minuten und bietet einige Einblicke in die Zukunft.

Quelle: HPC | AMD

Danke für die Spende



Du fandest, der Beitrag war interessant und möchtest uns unterstützen? Klasse!

Hier erfährst Du, wie: Hier spenden.

Hier kann Du per PayPal spenden.

Paul Stanik