Grundlagenartikel News Professional Prozessor Server Workstation

AMD EPYC Rome kommt vermutlich mit 128-160 PCIe-Gen4-Lanes auf den Markt

ServeTheHome will hat mit Hilfe von Partnern aus AMDs Ökosystem die Anzahl der verfügbaren PCIe Gen4 Lanes für die kommenden EPYC-CPUs herausgefunden haben. ServeTheHome kommt auf 128-160 PCIe-Gen4-Lanes. Bei einem Vergleich zur der erst vor wenigen Tagen vorgestellten neuen Xeon-Riege vervierfacht sich im besten Fall die gebotene Bandbreite mit den kommenden EPYC CPUs, die im Wesentlichen die Grundlage für die Threadripper-CPUs bilden.

AMD EPYC 7001-Serie (Naples)

Um die Änderungen der neuen EPYC-Generation besser zu verstehen, lohnt sich ein kleiner Blick auf die aktuelle Generation. Die neue Generation der EPYC-Prozessoren hört auf den Namen Rome und löst die aktuelle Naples-Generation ab. Naples verfügt über acht x16 PCIe Gen3 Links pro EPYC-CPU, was 128 Anbindungen pro CPU ergibt.

Betrachtet man eine Zwei-Sockel-Systeme, werden vier der acht x16 Links für die Kommunikation unter den zwei CPUs verwendet. Jeder Prozessorkern hat dabei die Möglichkeit mit einem anderen Prozessorkern Informationen auszutauschen. Betrachten wir jetzt die untere Grafik von STH. Müssen Informationen vom obersten linken Kern (Gelb) zum untersten rechten Kern (Grau), so findet die Kommunikation über insgesamt drei Kerne statt (Gelb, Blau, Grau). Das heißt, die Kommunikation zwischen den einzelnen Prozessorkernen (Gelb und Grün) innerhalb eines EPYCs ist direkter und schneller als die Kommunikation über die im schlimmsten Fall drei Prozessorkerne. An dieser Stelle könnte man sich die Frage stellen, was sich jetzt mit Rome ändert.

AMD EPYCs Evolution (Rome)

Was wir bereits wissen ist, dass EPYC über einen I/O-Die verfügt und PCIe Gen4 unterstützt. Es kommen wieder insgesamt acht x16 Links zum Einsatz, die aber über die doppelte Bandbreite verfügen. Zu diesen acht Links gesellt sich aber noch eine weitere Anbindung, sodass insgesamt 129 Lanes zur Verfügung stehen (dazu später mehr). Mit PCIe-Gen4 wird die Kommunikation zwischen den Prozessorkernen innerhalb eines EPYCs und einem weiteren EPYC-Prozessor grundsätzlich schneller. Verwendet man ein Dual-Sockel-System können vier der acht Lanes für die Kommunikation unter den zwei EPYCs verwendet werden, sodass sich die finale Bandbreite nach außen verdoppelt. Die Frage ist, ob soviel Bandbreite überhaupt nötig ist. Verwendet man stattdessen fünf Links pro EPYC-CPU für die Kommunikation nach außen, kommt man auf insgesamt 160 Anbindungen, anstatt 128. Für die Kommunikation zwischen den zwei Komplexen kommen dann nur drei Links zum Einsatz (untere Abbildung). Durch die immens angestiegene Bandbreite gibt es also für Hersteller deutlich mehr kreativen Spielraum für das Ausgestallten ihrer Plattformen. Kommen wir zur ominösen 129. Lane. Diese ist für Low-Speed-Devices reserviert (z.B. BMC, usw.) und wird separat vorliegen, sodass die x16-Anbindungen nicht durch diese belegt werden.

Intels Lösung: Xeon

Schauen wir uns kurz an, was AMDs Konkurrent Intel vor ein paar Tagen vorgestellt hat, um einen möglichen Vergleich ziehen zu können. Intels neue Xeon-Prozessoren bieten in der aktuellen Vorstellung immer noch kein Gen4-Support und noch dazu ist die Anzahl der Anbindungen deutlich geringer. Wir sprechen von 80-90 Lanes für ein Zwei-Sockel-Systeme, womit AMD nicht nur die höhere Bandbreite pro Anbindung bietet, sondern auch noch fast die doppelte Anzahl an Lanes. Im besten Fall wird die vierfache Bandbreite geboten – ein immenser Vorteil.

AMD Ryzen Threadripper 1920X, 12x 3.50GHz, boxed ohne Kühler (YD192XA8AEWOF)

galaxusca. 4-6 Tage253,33 €*Stand: 15.11.19 19:32
Caseking.de20.11.2019254,00 €*Stand: 15.11.19 19:40
AlternateAuf Lager254,00 €*Stand: 15.11.19 19:40
*Alle Preise inkl. gesetzl. MwSt zzgl. Versandkosten und ggf. Nachnahmegebühren, wenn nicht anders beschriebenmit freundlicher Unterstützung von www.geizhals.de

Quelle: ServeTheHome